AI伺服器電源需求升級 矽電容與MLCC分層互補

【集邦科技／TrendForce】 過去討論AI伺服器電容需求時，多半聚焦於MLCC：用量增加、高容值產品缺貨、高壓電容需求提升。隨著AI伺服器和高效能運算（HPC ）對電源完整性的需求提升，矽電容的角色逐漸受到重視。 2026年5月，三星電機宣布與全球大型客戶簽訂約10億美元的矽電容長約，一個月後再揭示將矽電容、MLCC與封裝基板整合的策略方向。這印證了一個市場趨勢：矽電容有望成為AI/HPC封裝級電源完整性的重要補充元件。 隨著GPU熱設計功耗（TDP）持續提升，Power Shelf、VRM、DC-DC 轉換器與OAM板端都需要更多MLCC進行濾波與穩壓，確保GPU運算穩定。與此同時，AI加速器平台往chiplet、HBM與高密度先進封裝演進，電源完整性的挑戰從PCB板端延伸至封裝內部。以NVIDIA GPU為例，在multi-die架構中，GPU內可能包含compute die、I/O die、NVLin k I/O die，並與HBM、矽中介層、封裝基板共同組成高密度系統。每一顆die與每一組power domain都需要獨立且快速響應的去耦網路。 矽電容以矽為基板，並以氧化矽、氮化矽等薄膜材料作為電介質，透過半導體製程製作而成。相較MLCC以陶瓷介質、金屬電極多層堆疊形成電容量，矽電容更接近半導體元件製造邏輯，可透過薄膜沉積、深槽結構與客製化封裝等，提高單位面積電容量，並降低寄生電感。 矽電容的最大特色是具備低等效串聯電感（ESL）並可貼近晶片安裝。在高負載運作時，AI GPU、CPU、ASIC與HBM的電流需求會在極短時間內快速變化；ESL越低，電容越能快速補償瞬間電流需求，維持電源穩定，這正是矽電容在封裝內部近die去耦的核心價值。 另一項優勢是在高頻、溫度變化與DC bias效應下，矽電容的電容量表現較穩定。矽電容因使用矽基薄膜介質與半導體製程，電容量穩定性與尺寸精度較具優勢，更適合需要高密度安裝、高頻響應與穩定電容特性的場景。 整體而言，MLCC是AI伺服器系統級電源穩定的主力元件，優勢在成本、供應規模、成熟度與大量部署。進入Rubin世代後，GPU功耗、H BM數量、NVLink 與高速網路晶片需求同步提升，帶動MLCC的整體用量持續增加。 矽電容則是AI加速器封裝級電源完整性的高階解方，優勢在低ESL 、薄型化、高頻穩定與客製化整合。可依安裝位置設計成top-side、 land-side或embedded形式，放在GPU、CPU或ASIC旁邊、矽中介層底部，甚至嵌入封裝基板內。 因此，MLCC與矽電容的關係應視為分層互補，而非替代。 從全球供應格局的角度來看，MLCC採用傳統被動元件製程，由村田、三星電機、太陽誘電、國巨等主導。矽電容供應鏈更接近半導體製程與先進封裝，主要廠商包括三星電機、村田、愛普、羅姆半導體、朗矽等。 長期而言，AI伺服器電容需求將形成「板端MLCC＋封裝級矽電容」的雙軌發展，MLCC受惠於單櫃功耗提升與高容值、高耐壓產品需求，矽電容得益於AI加速器封裝內PDN升級、HBM整合與chiplet架構普及。 訊息來源：摘錄工商A7版